Eine subtile Veränderung, die zu katastrophalen Folgen führt - Hardware-Trojaner stellen zweifellos eine der größten Sicherheitsbedrohungen des modernen Zeitalters dar. Wie kann die Hardware vor diesen bösartigen Veränderungen geschützt werden? Eine mögliche Lösung verbirgt sich im Logic Locking, einer bekannten Technik zur Verschleierung von Hardware. In diesem Buch gehen wir Schritt für Schritt vor, um Logic Locking zu verstehen, von seiner grundlegenden Mechanik über die Implementierung in Software bis hin zu einer eingehenden Analyse der Sicherheitseigenschaften im Zeitalter des maschinellen Lernens. Dieses Buch kann als Nachschlagewerk sowohl für Anfänger als auch für Experten verwendet werden, die in die Welt des logischen Sperrens eintauchen wollen und dabei einen ganzheitlichen Überblick über die gesamte Infrastruktur erhalten möchten, die für den Entwurf, die Bewertung und den Einsatz moderner Sperrstrategien erforderlich ist.
Inhaltsverzeichnis:
Einführung in die Hardwaresicherheit.- Design-for-Trust (DfTr)-Lösungen.- Entwicklung von Logic Locking.- Sicherheitsmetriken für Logic Locking.- Logic-Locking Framework: Entwurf und Implementierung.- Schutz der Integrität von Prozessoren.- Logic Locking im Zeitalter des maschinellen Lernens.- Fazit.
Dominik Sisejkovic erwarb 2014 und 2016 den B.Sc. und M.Sc. in Software Engineering an der Fakultät für Elektrotechnik und Informatik der Universität Zagreb, Kroatien. Im Februar 2022 wurde er an der Fakultät für Elektrotechnik und Informationstechnik der RWTH Aachen zum Dr.-Ing. mit höchster Auszeichnung promoviert. Von 2016 bis 2022 arbeitete er als wissenschaftlicher Mitarbeiter am Lehrstuhl für Software für Systeme auf Silizium (SSS) an der RWTH Aachen. In seiner Doktorarbeit arbeitete er an verschiedenen Aspekten des Logic Locking (einer Methode zum Schutz von Hardware) und konzentrierte sich dabei auf Software-Tools zur Verhinderung bösartiger Designänderungen (Hardware-Trojaner) in Hardware-Designs. Darüber hinaus war er direkt am Entwurf und der Implementierung des Logic-Locking-Software-Frameworks beteiligt, das für die Produktion des ersten auf dem Markt erhältlichen RISC-V-Prozessorkerns mit Logic-Locking eingesetzt wurde. Für seine Beiträge erhielt er den Best Ph.D. Aw ard auf der IFIP/IEEE VLSI-SoC-Konferenz (2021), den ICT Young Researcher Award der RWTH Aachen für signifikante Beiträge im ICT-Forschungsbereich (2020) und den HiPEAC Technology Transfer Award für den erfolgreichen Transfer eines skalierbaren Logic-Locking-Frameworks für Hardware-Integritätsschutz in die Industrie (2020). Außerdem ist er seit 2019 Mitorganisator des jährlichen SeHAS-Workshops über sichere Hardware, Architekturen und Betriebssysteme auf der HiPEAC-Konferenz. Seit 2020 ist er Teil des technischen Komitees für den Hardware- und Systemsicherheitstrack auf dem International Symposium on Quality Electronic Design (ISQED).Rainer Leupers erhielt 1992 und 1997 den M.Sc. (Dipl.-Inform.) und Ph.D. (Dr. rer. nat.) in Informatik mit Auszeichnung von der TU Dortmund. Von 1997-2001 war er Chefingenieur am Lehrstuhl für Eingebettete Systeme an der TU Dortmund. Im Jahr 2002 wechselte er als Professor für Software für Systems on Silicon an die RWTH Aachen. SeineForschung umfasst eingebettete Softwareentwicklungswerkzeuge, System-on-Chip-Architekturen, Hardwaresicherheit und elektronische Designautomatisierung. Er war in Gremien der führenden internationalen EDA-Konferenzen tätig und erhielt verschiedene wissenschaftliche Auszeichnungen, darunter Best Paper Awards auf der DAC und zweimal auf der DATE, sowie mehrere Industriepreise. Dr. Leupers ist auch als Unternehmer tätig und setzt Forschungsergebnisse in Innovationen um. Er hält mehrere Patente und war Mitbegründer von LISATek (jetzt bei Synopsys), Silexica (von Xilinx übernommen) und Secure Elements. Als Koordinator der TETRACOM- und TETRAMAX-Projekte hat er einen strukturierten Ansatz für den Technologietransfer zwischen Hochschulen und Industrie entwickelt, der in ganz Europa mehr als 100 erfolgreiche Fälle umfasst.
Autorenporträt schließen
